4.3.Verilog实现DDS信号发生器-Video_1-4.3.Verilog实现DDS信号发生器-Video_1
AID:
CID:
视频图片:
作者头像:
弹幕地址:
视频描述:
热门回复：
- 种花家的兔子君酱酱:这个dds存在rom中的数据负数不用转成二进制补码吗
- 59546929394_bili:这个可以和fpga连起来吗
- 59546929394_bili:请问这个最开始的软件是什么呀？？
- TieTouBoy:催更哈哈
- fucfiv:我按着敲的代码，最后在modelsim仿真老是抱错 error loading design，都检查了一遍，还没解决啊啊啊啊啊
http://acg.ibilibili.com/cms/yirenzhixia/7.html
![[1080P]《穿越时空》20周年巡回音乐会 光田康典作曲（2019）](http://i0.hdslb.com/bfs/archive/8ee2a56570808975db346e8537af4f2a72ab6691.jpg@70w_70h_1c_100q.webp)
